32+2-канальный 12-битный Дигитайзер V1742 с переключаемыми конденсаторами

CAEN Mod. V1742 - это 32+2-канальный 12-битный дигитайзер с частотой дискретизации 5 GS/s, выполненный в формате VME64 6U.

Дигитайзер основан на массиве переключаемых конденсаторов (Switched Capacitor Array) DRS4 (Domino Ring Sampler). Эта технология использует последовательность из 1024 конденсаторов (аналоговая память), в которых аналоговый входной сигнал непрерывно дискретизируется по кругу.

Аналого-цифровое преобразование не происходит одновременно с фазой дискретизации чипа, а начинается сразу после выполнения условия триггера, что приводит к мертвому времени 110 мкс, если оцифровываются только аналоговые входы, и 181 мкс, если оцифровывается также быстрый триггер TRn. Когда триггер останавливает дискретизацию DRS4 (фаза удержания), аналоговый буфер памяти фиксируется, и содержимое ячейки становится доступным для 12-битного АЦП для цифрового преобразования.

Цифровая память позволяет хранить последующие события, даже если считывание еще не началось. Более того, поскольку цифровые буферы памяти работают как FIFO, считывание данных через VME или оптоволоконный канал не влияет на операции записи последующих событий.

Доступные источники триггера:

• Внешний триггер: на разъеме TRG-IN, общий для всех включенных групп;
• Быстрый (с низкой задержкой) локальный триггер: на разъемах TR0 и TR1, общий для пар групп. Этот режим называется "Быстрый" или "С низкой задержкой", поскольку задержка триггера до удержания DRS4 уменьшается по сравнению с внешним триггером. Этот режим триггера удобен для высокоточных измерений времени, поскольку TRn можно оцифровать и передать в выходных данных для использования в качестве временной привязки;
• Автотриггер: общий для пар групп. Для каждой группы можно выбрать комбинацию каналов (логическое ИЛИ), которые обеспечивают триггер всякий раз, когда входной сигнал пересекает порог. Этот режим нельзя использовать при частоте 5 ГГц из-за задержки триггера.

Модуль оснащен разъемами CLK IN/CLK OUT на передней панели и внутренней PLL для синтеза тактовой частоты из внутренних/внешних опорных источников. V1742 поддерживает многоплатформенную синхронизацию, позволяющую синхронизировать все DRS4 с общим источником тактовой частоты и обеспечивать выравнивание временных меток триггера. После синхронизации все данные будут выровнены и согласованы на нескольких платах V1742.

Преимущества:

• Высокая скорость дискретизации: 5 GS/s для точного захвата быстро меняющихся сигналов;
• Технология переключаемых конденсаторов: Обеспечивает высокую линейность и точность;
• Многоканальность: 32+2 канала позволяют одновременно собирать данные с множества источников;
• Гибкая система триггеров: Разнообразие режимов триггеров для различных задач;
• Возможность синхронизации нескольких плат: Расширяет возможности системы;
• Поддержка VME64: Интеграция в существующие VME-системы;
• Разнообразное программное обеспечение: Облегчает управление и анализ данных.